AI 및 고성능 컴퓨팅과 같은 혁신에 힘입어 웨이퍼 파운드리에서 고급 프로세스의 중요성이 커지고 있는 것은 분명합니다. 3nm 칩이 소비자 시장에 진출하는 동안 웨이퍼 파운드리에서는 2nm 칩으로 진출하려는 노력이 진행 중입니다. 최근 보고서에 따르면 1nm 칩의 발전으로 인해 웨이퍼 파운드리 간의 경쟁이 더욱 가속화되고 있습니다.
2nm 칩: 2025년 공개
2025년으로 예상되는 2nm 칩 경쟁은 본격화되며 TSMC, 삼성, Rapidus 등 주요 업체가 적극적으로 대량 생산을 추진하고 있습니다. TSMC는 2025년까지 2nm 공정에 GAAFET 트랜지스터를 구현하여 N3E에 비해 속도는 15% 향상되고 전력 소비는 최대 30% 감소시키는 동시에 칩 밀도를 15% 이상 높일 계획입니다.
삼성도 비슷한 궤도에 있으며 2025년 말까지 2nm 공정을 공개할 계획입니다. 지난 10월 언론 보도에 따르면 삼성 파운드리는 한국에서 열린 반도체 엑스포 2023에서 이미 주요 고객과 논의를 시작했으며 향후 결정을 기대하고 있습니다.
Rapidus는 2025년 2nm 칩의 시험 생산을 목표로 하며 2027년까지 대량 생산 규모를 확대할 예정입니다. 9월 보고서에 따르면 ASML은 2024년 일본 홋카이도에 기술 지원 허브를 구축할 계획이라고 합니다. 약 50명의 엔지니어가 Rapidus의 진행 중인 건설에 파견될 예정입니다. 2nm 공장 현장을 방문해 시험 생산 라인의 EUV 노광 장비 설정을 지원하고 공장 활성화, 유지 보수 및 검사를 지원합니다.
1nm 칩은 언제 도착하나요?
2nm와는 별개로 업계의 관심은 1nm급 칩으로 쏠립니다. 업계 계획에 따르면 1nm급 칩 양산은 2027~2030년으로 예상됩니다. Nikkei는 최근 1nm IC 설계를 위한 기반 기술을 개발하기 위해 일본 칩 제조업체인 Rapidus, 도쿄 대학, 프랑스 기술 연구 기관 Leti 간의 협력을 발표했습니다. 자동차 운전과 AI 성능 향상에 필수적인 1nm 칩 제품 공급 체계 구축을 목표로 2024년부터 인재 교류와 기술 공유를 시작할 예정입니다.
한편, 1nm 제품에 대한 IBM과의 협력도 검토되고 있습니다. 2030년대 주류화될 것으로 예상되는 1nm 제품의 컴퓨팅 성능은 2nm를 10~20% 앞설 것으로 예상된다.
TSMC와 삼성도 1nm 칩 개발에 주목하고 있습니다. 대만에 1.4nm 공정 웨이퍼 팹을 건설하려는 TSMC의 초기 계획은 지난 10월 원래 부지 선정을 포기한 후 지연에 직면했습니다. 삼성은 2027년 말까지 1.4nm 공정을 출시하는 것을 목표로 하고 있습니다. 트랜지스터당 나노시트 수를 늘려 성능과 전력 소비를 개선하고 전류 흐름에 대한 제어를 강화하고 전력 누출을 줄이겠다고 약속했습니다. |