최근 IEDM 컨퍼런스에서 TSMC는 2030년까지 1조 개가 넘는 트랜지스터를 포장하는 차세대 칩 패키지를 제공하기 위한 프로세스 로드맵을 미리 선보였습니다. 이는 Intel의 유사한 장기 비전과 일치합니다. 이러한 막대한 트랜지스터 수는 여러 칩셋의 고급 3D 패키징을 통해 구현됩니다. 그러나 TSMC는 또한 모놀리식 칩의 복잡성을 더 높여 궁극적으로 단일 다이에서 2000억 개의 트랜지스터 설계를 가능하게 하는 것을 목표로 하고 있습니다. 이를 위해서는 지금부터 10년 말 사이에 출시될 예정인 TSMC의 계획된 N2, N2P, N1.4 및 N1 노드의 꾸준한 개선이 필요합니다. 다중 칩셋 아키텍처가 현재 인기를 얻고 있는 반면, TSMC는 패키징 밀도와 원시 트랜지스터 밀도가 동시에 확장되어야 한다고 주장합니다. TSMC의 목표 규모에 대한 일부 관점에는 Cerebras의 웨이퍼 규모 설계를 제외한 오늘날 가장 큰 칩 중 하나인 NVIDIA의 800억 개의 트랜지스터 GH100 GPU가 포함됩니다.
그러나 TSMC의 로드맵은 처음에는 1000억 개가 넘는 트랜지스터 모놀리식 설계를 통해 그 다음에는 2000억 개 이상을 두 배 이상 늘릴 것을 요구합니다. 물론, 다이 크기가 커짐에 따라 수율이 더욱 어려워지고, 이는 더 작은 칩렛의 고급 패키징이 중요해지는 부분입니다. AMD의 MI300X 및 Intel의 Ponte Vecchio와 같은 멀티칩 모듈 제품은 이미 수십 개의 타일을 통합하고 있으며 PVC에는 47개의 타일이 있습니다. TSMC는 CoWoS, InFO, 3D 스태킹 및 기타 여러 기술을 통해 1조 개 이상의 트랜지스터를 수용하는 칩 패키지로의 확장을 계획하고 있습니다. 최근 확장 속도가 느려졌지만 TSMC는 미래의 밀도 요구 사항을 충족하기 위해 패키징 및 프로세스 혁신을 모두 달성할 수 있다는 확신을 갖고 있습니다. 파운드리의 지속적인 투자는 차세대 반도체 역량 확보의 진전을 보장합니다. 그러나 로드맵이 아무리 공격적이더라도 물리학은 궁극적으로 일정을 결정합니다.
※ 퀘이사존 공식 기사가 아닌 해외 뉴스/기사를 번역한 것으로, 퀘이사존 견해와 주관은 포함되어 있지 않습니다. |