Commercial Times 에서 보도한 바와 같이 글로벌 파운드리 첨단 공정 전쟁이 다시 불붙고 있습니다 . 신주의 Baoshan P1 웨이퍼 팹에서 TSMC의 2나노미터 공정은 이르면 4월부터 장비 설치를 시작할 예정이며, 새로운 GAA(Gate-All-Around) 트랜지스터 아키텍처를 통합하고 2025년 대량 생산을 목표로 하고 있습니다. 또한 Baoshan P2와 Kaohsiung 팹에 대한 확장 계획은 2025년에 합류할 것으로 예상되며, Central Taiwan Science Park의 2단계에 대한 평가가 진행 중입니다. 가장 앞선 공정을 놓고 삼성, 인텔과의 경쟁이 치열해지고 있습니다.
반도체 업계 소식통은 삼성이 수율 문제에 직면했지만 조기에 3나노미터에 GAA 아키텍처를 도입하는 등 글로벌 파운드리 첨단 공정의 지속적인 진전에 주목하고 있으며, 인텔은 올해 20A에서 리본FET 아키텍처를 대량 생산할 것으로 예상하고 있습니다.
치열한 경쟁에 대응해 TSMC는 속도를 높여야 합니다. GAA(Gate-All-Around) 기술은 칩 처리 능력이 1.5~2년 안에 두 배로 늘어날지 여부를 결정하는 중요한 요소입니다. 보고서에 따르면 전통적인 FinFET에서 전환하여 3나노미터 칩 부문을 주도하려는 삼성의 시도는 수율 안정성 문제에 직면해 고객 채택을 방해하고 TSMC가 3나노미터 진전에 대한 자신감을 갖게 했습니다. 이는 또한 GAA 트랜지스터 아키텍처를 사용하여 2D에서 3D 칩 설계로 전환할 때 복잡성이 증가한다는 점을 강조합니다.
아울러 인텔은 상반기에 인텔 20A, 하반기에는 인텔 18A를 출시하는 등 추격에 박차를 가하고 있습니다. 하지만 인텔 20A는 TSMC와 긴밀한 협력을 유지하며 인텔 자체 제품에만 독점적으로 사용될 것으로 추측됩니다. 신중한 접근 방식을 채택한 TSMC는 동일한 공정 기술 및 제조 흐름 내에서 생산 도구의 변경을 최소화함으로써 보다 유리한 비용 구조의 이점을 얻습니다. 고객의 경우 고급 프로세스 개발 중에 설계를 변경하면 상당한 시간과 경제적 비용이 발생합니다.
공급망 소식통에 따르면 TSMC는 지난해 말 2나노미터 공정에 대한 다양한 매개변수를 확정하여 특수 가스와 장비를 확인했습니다. 계약은 점진적으로 체결되고 있으며 4월부터 Baoshan P1 팹에 장비 설치가 시작될 예정입니다. 장비업계 소식통에 따르면 TSMC의 공정 발전은 예상대로 빠르게 진행되고 있어 올해 말 바오산 P2 팹에 대한 업데이트가 있을 것으로 추측되고 있다. |