TSMC는 자사의 최신 공정 기술에 인텔이 지지하고 있는 ASML의 High-NA EUV 칩제조 도구가 필요하지 않다고 말했지만, 향후 이 기술을 사용을 위해 탐구 중입니다.
로이터통신에 따르면, Zhang TSMC 대만 공장 부문 총괄은 A16 공정 기술에 차세대 EUV lithography 도구가 필요하지 않을 것이라고 밝혔습니다.
이는 TSMC가 EUV double patterning과 pattern shaping을 비용 효율적으로 사용하여 최신 Low-NA lithography 시스템의 가능한 중요 치수를 13nm 이상으로 높일 수 있는 방법을 찾았음을 의미합니다. 대조적으로 인텔은 18A 생산 노드에서 High-NA EUV 도구를 효율적으로 사용하는 방법을 배운 후 14A 제조 기술에 High-NA EUV 도구를 도입할 계획입니다.
그러나 TSMC도 가만히 있지 않고 있습니다. 이 회사는 향후 공정 기술을 위해 High-NA EUV lithography를 탐구하고 있습니다. A14 노드가 A16 이후에 따를 예정이며, TSMC가 2023년 연례 보고서에서 밝힌 바와 같이 A14 개발이 잘 진행되고 있습니다.
“TSMC는 속도, 전력, 밀도 및 비용을 더욱 개선하는 것을 목표로 하는 14 Angstrom(A14) 기술 개발을 시작하여 좋은 진전을 이루었습니다.”라고 연례 보고서에서 밝혔습니다. “A14와 그 이후를 내다보며 TSMC R&D는 차세대 EUV(극자외선) lithography 스캐너를 계속 탐구하고 마스크 펠리클과 블랭크에 대한 연구를 수행하여 첨단 기술을 지원하고 무어의 법칙을 확장할 것입니다.”
High-NA EUV lithography 시스템을 사용하면 구성에 따라 각 툴의 가격이 3억 8,500만 달러(약 5,297억 원) 이상이기 때문에 팹 비용이 크게 증가합니다. 칩 제조업체는 가능한 한 많은 툴을 재사용하는 경향이 있기 때문에 TSMC는 Low-NA EUV 툴을 사용하여 생산 능력을 개선할 수 있는 방법이 다 떨어지기 전에 High-NA EUV를 사용하지 않으려 할 수 있습니다.
예를 들어, 작년에 회사는 포토레지스트와 블랭크 재료를 수정하고 마스크 공정 레시피를 최적화하여 임계 치수 및 패턴 충실도를 개선하고 결함 밀도를 낮췄습니다. 또한 딥러닝을 사용하여 검사 및 결함 발견에 활용하고 있습니다.
“2023년에 2nm 노드에서 lithography 요구 사항에 맞는 웨이퍼 수율과 생산성을 달성하기 위해 R&D 팀은 EUV 포토레지스트 및 블랭크 재료 수정, 멀티빔 라이터 해상도 향상, 마스크 공정 레시피 최적화, 고급 딥러닝 검사를 통해 임계 치수, 패턴 충실도, 오버레이 안정성, 노출 내구성, 곡선 패턴의 결함 완화를 개선했다”고 TSMC는 보고서에서 설명했습니다. “향후 개선은 A14 노드 이상에서 새로운 블랭크 재료와 새로운 마스크 공정 기술을 개발하는 데 초점을 맞출 것입니다.”
TSMC는 2024년 북미 기술 심포지엄에서 슈퍼 파워 레일 백사이드 전력 공급을 갖춘 A16 공정 기술(1.6nm급)을 깜짝 발표했습니다. TSMC의 사업 개발 담당 부사장인 Kevin Zhang은 세계 최대 위탁 칩 제조업체가 AI 부문의 수요 증가로 인해 생산 노드 개발 속도를 높여야 한다고 말했다고 로이터 통신이 보도했습니다.
※ 퀘이사존 공식 기사가 아닌 해외 뉴스/기사를 번역한 것으로, 퀘이사존 견해와 주관은 포함되어 있지 않습니다. |