![퀘이사존](https://img2.quasarzone.com/editor/2024/06/20/43b4fa5a340df5f36af9905a931fd68f.webp)
TSMC는 AI 컴퓨팅 수요에 발맞추기 위해 경쟁을 벌이는 가운데 첨단 칩 패키징의 새로운 방법을 모색하고 있기 위해 관련 장비 및 소재 공급사와 협력 중이라고 Nikkei Asia는 관련 소식통을 인용해 보도했습니다. 그러나 TSMC가 모색하고 있는 방법은 아직 아이디어, 연구 단계로 실제 상용화에는 몇 년이 더 걸릴 것으로 보입니다.
TSMC가 고려하고 있는 새로운 접근 방식의 아이디어는 기존 반도체 생산에 사용하는 원형 웨이퍼 디자인 대신 직사각형 패널 같은 기판을 사용하는 것입니다. 아직 초기 단계임을 고려해야 하지만, 과거 TSMC는 직사각형 기판이 너무 어려울 것이라고 판단했던 과거 관점에서 변화를 시사합니다. 이러한 직사각형 웨이퍼를 실현하기 위해선 수많은 협력사와 함께 장비 투자 및 교체가 필요할 것으로 예상됩니다.
![퀘이사존](https://img2.quasarzone.com/editor/2024/06/20/f1ca73dfe7ffa45320af9a0fa82fc2b2.jpg)
현재 시험 중인 직사각형 웨이퍼 크기는 510 x 515mm 크기이며, 이는 현재 사용중인 12인치 원형 웨이퍼 대비 면적이 3배 더 큽니다. 직사각형 구조는 여러 이점이 있습니다. 기존 원형 구조와 비교해 가장 큰 차이는 가장자리에 버려지는 면적이 줄어드는 것입니다. 반도체 칩은 직사각형으로 만들어지는데, 원형은 그 특성상 가장자리에 버려지는 공간이 발생할 수 밖에 없습니다.
이와 관련한 질의에 TSMC는 "패널 수준 패키징을 포함한 첨단 패키징의 진행 상황과 개발을 면밀히 모니터링하고 있다"고 답변했습니다.
반도체 제조 공정에서 후(後)공정에 해당하는 패키징은 과거에는 낮은 기술 수준이라고 여겨졌지만, 오늘날에는 첨단 반도체에서 빠져서는 안되는 핵심 기술로 자리했습니다. AI 반도체에는 칩 제조뿐 아니라 여러 칩을 하나의 패키징으로 묶을 수 있는 패키징 기술이 중요합니다. TSMC의 경우 CoWoS(Chip-on-Wafer-on-Substrate) 패키징 기술의 수요가 높아 AI 반도체 생산 병목이 생기고 있습니다.
여기서 더 많은 트랜지스터를 집적해 더 고성능 칩을 만들기 위해 지금 업계 표준으로 사용하는 약 70,685 mm2 면적의 12인치(300mm) 웨이퍼는 충분히 효율적이지 못 할 수 있습니다. 극단적인 예시로, 엔비디아의 첨단 AI 가속기인 B200은 기존 12인치 웨이퍼에서 단 16세트만 만들 수 있습니다. 이것도 불량이 아예 없는, 수율 100%를 가정했을 때의 경우입니다.
한 반도체 기업 임원은 "추세는 명확하다. 전례가 없을 정도로 AI에 대한 컴퓨팅 성능 요구 수준은 급격히 늘어나고 있다. 이를 위해 더 큰 패키징, 더 큰 칩이 필요할 것"이라고 설명했습니다.
디스플레이 및 PCB 제조 업계는 이미 이러한 직사각형 기판을 다루는데 익숙합니다. 그러나 이들 산업과 다르게 반도체 제조, 파운드리 산업은 매우 높은 수준의 장비와 소재 정밀도가 필요합니다.
Bernstein Research의 반도체 분석가인 Mark Li는 "AI 반도체가 패키징 당 더 많은 칩을 필요로 하기 때문에 TSMC가 직사각형 기판 사용을 고려할 수 있다"고 설명했습니다. 그러면서 "이는 단기적인 계획이 아니다. 로봇 팔과 이 직사각형 형태를 다룰 수 있는 시스템/공정을 포함한 제조 공정에 대한 대대적인 점검이 필요하기 때문에 5~10년의 장기 계획일 가능성이 높다"고 설명했습니다. |