하지만 HBM 수요가 지속적으로 증가하고 프리미엄 DRAM 시장의 공급 부족 현상이 이어지면서, HBM 자체가 새로운 병목 요인으로 떠오르고 있다. 문제는 단순히 높은 가격만이 아니다. 최근의 가격 급등은 HBM이 필수적으로 요구하는 첨단 패키징 기술에서 비롯된 측면이 크다. 또한 HBM 세대가 발전할수록 더욱 복잡하고 고가의 패키징 기술이 필요하게 된다.
이러한 HBM의 한계를 해결하기 위해 업계에서는 HBF(High Bandwidth Flash), ZAM, 3D 적층 플래시(3D-Stacked Flash) 등 다양한 대안 기술이 논의되고 있다. 그러나 아직까지 본격적인 상용화 단계에 도달한 기술은 없다.
이런 가운데 JEDEC은 HBM의 적용 범위를 확대할 수 있는 새로운 표준을 제안했다. 바로 SPHBM4(Standard Package HBM4)다.
JEDEC에 따르면 지난 21일 DRAM 메모리 소위원회(JC-42.2)의 논의를 거쳐 새로운 HBM4 표준인 SPHBM4가 이사회(Board of Directors) 승인을 최종 통과했다.
SPHBM4는 기존 HBM4 수준의 성능을 유지하면서도 더 적은 수의 신호 핀(Signal Pin)과 표준 패키징 구조(Standard Package)를 사용할 수 있도록 설계된 규격이다. 이는 고가의 첨단 패키징 기술에 대한 의존도를 낮추고, 고성능 메모리의 활용 범위를 더욱 확대할 수 있음을 의미한다.
ET뉴스는 SPHBM4에 대해 "기존 HBM4 성능을 유지하면서도 적은 신호 핀과 일반 패키징 구조를 사용할 수 있도록 설계된 규격"이라고 설명했다.
SPHBM4의 핵심 아이디어는 비교적 단순하다. HBM4와 같은 기존 HBM의 성능 수준을 최대한 유지하면서 신호 핀 수를 줄이는 것이다. 또한 이름에 포함된 'SP(Standard Package)'가 의미하듯, 기존 HBM이 요구하는 고가의 첨단 패키징 대신 보다 범용적인 패키징 방식을 활용할 수 있도록 설계됐다.
이를 통해 HBM 제조사들은 첨단 패키징 기술 의존도를 줄이고 생산 비용을 낮출 수 있을 것으로 기대된다.
물론 신호 핀 수를 줄이면 일반적으로 대역폭 감소와 성능 저하가 발생할 수 있다. 그러나 SPHBM4는 이를 보완하기 위해 신호 전송 속도를 기존 대비 4배까지 높이는 방식을 채택했다. 그 결과 신호 핀 수를 기존의 5분의 1 수준으로 줄이면서도 HBM4급 성능을 유지할 수 있도록 설계됐다. |