하드웨어 뉴스 - 최신 IT/하드웨어 정보를 만나보세요

Intel, Lunar Lake 아키텍처 공개: E-코어의 경우 최대 68% IPC 이득, P-코어의 경우 16% IPC 이득

BBDaddy

87 7296 26 2024.06.05 02:35

전력과 성능을 고려한 재설계. 인텔은 최근 대만 타이페이에서 개최된 텔크 투어 2024에서 루나 레이크 아키텍처를 발표했습니다. 이 발표는 컴퓨텍스 2024 기조연설에 앞서 이루어졌으며, 루나 레이크 칩은 3분기 출시를 목표로 하고 있습니다. 루나 레이크는 설계의 모든 측면에서 개선되었으며 주로 최고의 노트북 성능을 위해 개발되었지만, 향후 출시 예정인 애로우 레이크와 일부 최고의 게임용 CPU에도 적용될 핵심 기술들이 포함되어 있습니다. 루나 레이크 아키텍처는 전력 효율과 성능을 모두 극대화하도록 최적화되어 인텔이 말하는 새로운 x86 PC 기준을 제시합니다. 가장 큰 개선 사항 중 하나는 E코어 성능 향상으로, 새로운 스카이몽트 아키텍처를 통해 IPC 성능이 최대 38%에서 68%까지 증가했습니다. 또한, P코어인 라이온 코브는 14% 향상된 IPC 성능을 보여주지만 이 수치는 특정 조건 하에서 달성될 수 있습니다. 그래픽 성능 역시 새로운 Xe2 통합 그래픽 엔진으로 50% 향상되었습니다. 루나 레이크는 인공지능 작업 부하를 위한 새로운 신경망 처리 장치(NPU)를 탑재하여 48 TOPS의 성능을 제공합니다. 이는 마이크로소프트가 요구하는 차세대 AI PC용 40 NPU TOPS 성능을 충족하기에 충분합니다. 실제로 룬 레이크 플랫폼은 CPU와 iGPU를 합친 총 120 TOPS의 훨씬 더 뛰어난 AI 성능을 제공합니다. 개선된 루나 레이크 모바일 칩은 전력 효율을 최우선으로 설계되었으며, 이 기반 아키텍처는 인텔의 향후 제품인 애로우 레이크와 팬서 레이크에도 적용될 예정입니다. 이러한 새로운 설계 방향은 AMD, 애플, 퀄컴과 같은 노트북 시장의 경쟁사들과 대등하게 맞설 수 있는 중요한 요소입니다. 흥미롭게도, 인텔은 컴퓨팅 타일 (CPU, GPU, NPU 포함) 제작에 최첨단 3nm N3B 프로세스 노드를 사용하기 위해 TSMC를 선택했습니다. 반면 외부 I/O 인터페이스가 있는 플랫폼 컨트롤러 타일은 TSMC N6 노드를 사용합니다. 사실, 이 칩에서 인텔이 직접 제조한 실리콘은 타일과 호스트 시스템 간의 통신을 돕는 22FFL Foveros 기반 타일뿐입니다. 인텔은 칩 설계 당시 TSMC의 노드가 최적이었기 때문에 선택했다고 밝혔습니다. 이는 인텔이 5개의 노드 4년 계획을 통해 파운드리 기술 선두 자리를 되찾고자 하는 노력에도 불구하고 제조 부문에서 지연을 겪고 있음을 시사합니다. 하지만 인텔은 향후 제품에 동일한 아키텍처를 적용하기 위해 다른 프로세스 노드로도 쉽게 옮길 수 있도록 설계했습니다. 따라서 루나 레이크의 새로운 마이크로아키텍처는 곧 발표될 데스크톱용 애로우 레이크 프로세서와 Xeon 6 라인업에도 적용될 기반이 될 것입니다. 이제 자세한 내용을 살펴보겠습니다. Lunar Lake SoC 개요 <img src="https://img2.quasarzone.com/editor/2024/06/05/023841685359a9bd65d79a918ec4a922.jpg" alt="퀘이사존"> (image credit: Intel) 최고 사양의 루나 레이크는 4개의 P코어와 4개의 E코어로 구성됩니다. 이 칩은 두 개의 로직 타일, 즉 TSMC N3B 컴퓨트 타일과 N6 플랫폼 컨트롤러 타일, 그리고 22FFL 베이스 Foveros 타일 위에 놓인 보강재(기능이 없는 채워지는 실리콘)로 구성됩니다. 로직 타일은 솔더 본딩을 통해 베이스 타일에 연결되며, 범프 피치(연결 밀도의 중요한 척도)는 25마이크론으로 메테오 레이크에 사용된 36마이크론 피치보다 향상되었습니다. 이러한 더 작은 피치는 장치 간의 더욱 밀집된 통신 경로를 가능하게 하고 전력 소비를 줄이는 데 도움이 됩니다. 인텔은 레이턴시와 보드 공간을 줄이면서 메모리 PHY의 전력 소비를 최대 40%까지 낮추기 위해 16GB 또는 32GB 구성의 LPDDR5X-8500 메모리 두 개를 칩 패키지에 직접 탑재했습니다. 이 메모리는 4개의 16비트 채널을 통해 통신하며 칩당 최대 8.5GT/s의 처리량을 제공합니다. <img src="https://img2.quasarzone.com/editor/2024/06/05/e254d522b41331288cdcd128303cd22e.png" alt="퀘이사존">(image credit: Intel) 컴퓨트 타일은 CPU의 P코어와 E코어, Xe2 GPU, NPU 4.0을 포함합니다. 또한 모든 계산 장치 간에 공유될 수 있는 새로운 8MB ‘사이드 캐시’를 탑재하여 적중률을 높이고 데이터 이동을 줄여 전력을 절약합니다. 하지만 이 캐시는 모든 유닛 간에 공유되기 때문에 기술적으로는 L4 캐시의 정의에 맞지 않습니다. 인텔은 또한 칩에서 전원 공급 서브시스템을 보드로 이동시켰으며, 마더보드 전체에 4개의 PMIC를 분산시켜 여러 전원 레일과 향상된 제어 기능을 제공합니다. 전체적으로 인텔은 메테오 레이크에 비해 SoC 전력 소비를 40% 줄였다고 주장합니다. 다음 페이지에서는 CPU, GPU 및 NPU의 핵심 마이크로 아키텍처와 플랫폼 컨트롤러 타일 자세한 내용을 살펴보겠습니다. Intel Lunar Lake 'Lion Cove' P-core 마이크로 아키텍쳐 <img src="https://img2.quasarzone.com/editor/2024/06/05/14cc85ab2fb450207b7c04892b4a8ad8.jpg" alt="퀘이사존"> <img src="https://img2.quasarzone.com/editor/2024/06/05/54e1c72256351ad5c536925df77368e3.jpg" alt="퀘이사존"> (image credit: Intel) 루나 레이크의 P코어는 평균 14%의 IPC(Instructions Per Cycle) 향상을 제공하여 성능 측면에서 전반적인 이점을 제공합니다. 하지만 인텔은 하이브리드 아키텍처에 맞게 코어를 최적화하는 과정에서 예상치 못한 전략을 취했습니다. 인텔은 멀티스레딩 성능을 향상시키는 하이퍼스레딩 기능과 이 기능을 활성화하는 데 필요한 모든 로직 블록을 제거했습니다. <img src="https://img2.quasarzone.com/editor/2024/06/05/fb58624c3ad688eb9a216c0170e3ba3e.jpg" alt="퀘이사존"> <img src="https://img2.quasarzone.com/editor/2024/06/05/549acfa93f9b049be0aa1c2228df2e52.jpg" alt="퀘이사존">(image credit: Intel) 인텔의 설계자들은 하이퍼스레딩 기능 (부하가 많은 멀티 스레딩 작업에서 IPC 성능을 약 30% 향상)이 스레드 작업에 더 전력 효율적이고 면적 효율적인 E코어를 활용하는 하이브리드 디자인에서는 그리 유용하지 않다고 결론지었습니다. 실제로 스레드는 일반적으로 코어의 여분 스레드를 활용하지 않고 먼저 모든 P코어에 스케줄링 되었고, 이후 남은 스레드들은 E코어로 넘겨졌습니다. 즉 E코어가 가득 찬 후에야 추가 스레드가 P코어의 여분 스레드에 스케줄링 되기 시작했습니다. 하이퍼스레딩을 위한 전용 공정 메커니즘과 추가적인 보안 기능을 제거하면 코어 자체가 더 가벼워져 성능 효율성은 15% 증가하고, 단위 면적당 성능은 10% 증가하며, 단위 전력 및 면적당 성능은 30% 향상되었습니다. 이는 단순히 하이퍼스레딩을 비활성화하고 제어 회로만 남겨놓는 것보다 훨씬 효과적이었습니다 (위 마지막 슬라이드의 측정 결과 참조). 또한 이 새로운 접근 방식은 추가적인 E코어 또는 GPU 코어와 같은 다른 기능을 위한 다이 크기를 절약합니다. 인텔은 모든 사용 사례에서 하이퍼스레딩을 완전히 버리는 것은 아니며 P코어 전용 디자인에서 여전히 엄청난 가치를 인정합니다. 따라서 인텔은 하이퍼스레딩 기능 유무에 따라 라이온 코브 코어의 두 가지 버전을 설계했습니다. 스레드 지원 기능이 있는 라이온 코브 코어는 곧 출시될 제온 6 프로세서와 같이 다른 응용 프로그램에서도 사용될 수 있습니다. 라이온 코브는 또한 온도 및 전력 한계에 따라 다양한 작동 조건에 대한 사전 정의된 정적 설정에서 벗어나 이제는 인공지능 자율 튜닝 컨트롤러를 사용하여 더 지능적인 방식으로 동적으로 조정됩니다. 또한 인텔의 클록 주파수는 이전에는 100MHz 단위 (bins)로만 조정할 수 있었지만 이제는 16.67MHz 단위로 미세 조정이 가능하여 더 세밀한 주파수 및 전력 제어를 제공합니다. 인텔은 이를 통해 일부 시나리오에서 전력 효율 또는 성능이 몇 퍼센트 향상되었다고 언급하며, 효율성 우선 아키텍처에서 모든 작은 개선 사항들이 중요합니다. <img src="https://img2.quasarzone.com/editor/2024/06/05/e90a31ebaf1ccc0bcc30825e0e447743.jpg" alt="퀘이사존">(image credit: Intel) 마이크로아키텍처의 프런트엔드는 x86 명령어를 페치하고 이를 마이크로 연산으로 디코딩하여 아웃 오브 오더 실행 엔진에 공급합니다. 목표는 엔진의 아웃 오브 오더 부분을 포화시켜 stall을 방지하는 것이며, 이를 위해서는 빠르고 정확한 분기 예측이 필요합니다. 인텔은 이전 아키텍처에 비해 예측 블록을 8배 넓히면서도 정확성을 유지했다고 말합니다. 또한 명령 캐시에서 L2 캐시로 가는 요청 대역폭을 3배 늘리고 명령어 페치 대역폭을 64바이트/초에서 128바이트/초로 2배 늘렸습니다. 추가적으로 디코드 대역폭은 사이클당 6개에서 8개 명령어로 늘렸고 마이크로 명령어 캐시와 해당 읽기 대역폭도 늘렸습니다. 마이크로 명령어 큐 또한 144개 항목에서 192개 항목으로 늘어났습니다. 이전 P코어 아키텍처는 단일 스케줄러를 사용하여 실행 포트 간에 명령어를 디스패치했지만 이 설계는 하드웨어 오버헤드 및 확장성 문제를 야기했습니다. 인텔은 이러한 문제를 해결하기 위해 아웃 오브 오더 엔진을 독립적인 리네이머와 스케줄러를 갖춘 정수 및 벡터 도메인으로 분할하여 유연성을 높였습니다. 은퇴, 명령어 윈도우, 실행 포트, 정수 및 벡터 실행 파이프라인 (슬라이드에 나열됨)에도 여러 가지 개선 사항이 적용되었습니다. 메모리 서브시스템에는 새로운 L0 캐시 레벨이 있습니다. 설계자들은 기존 L1 및 L2 캐시 사이에 192KB 계층을 추가하기 위해 데이터 캐시를 완전히 재설계했습니다. 이로 인해 기존 L1의 이름이 L0으로 변경되었습니다. 궁극적으로 이는 평균 로드 대 사용 시간을 줄여 IPC를 높이고, 용량 증가로 인한 레이턴시 희생 없이 L2 캐시 용량을 늘릴 수 있습니다. 결과적으로 L2 캐시는 Lunar Lake에서 2.5MB, Arrow Lake에서 3MB로 증가합니다 (둘 다 P코어에 Lion Cove를 사용). 또한 인텔은 자체 설계 도구에서 업계 표준 도구로 전환하여 자사 사용에 최적화되었습니다. 인텔의 이전 아키텍처는 수만 개의 셀로 구성된 수작업으로 그려진 회로로 구성된 "Fubs" (기능 블록)를 사용하여 설계되었지만, 이제는 수십만 개에서 수백만 개의 셀로 구성된 대규모 합성 파티션을 사용하도록 전환되었습니다. 인공적인 경계를 제거하면 설계 시간이 단축되고 활용도가 높아지며 면적이 줄어듭니다 또한 이를 통해 더 많은 구성 노브를 설계에 추가하여 맞춤형 SoC 특정 설계를 더 빠르게 분리할 수 있게 되었으며, 수석 설계자는 이를 통해 Lunar Lake와 Arrow Lake에 사용되는 코어 간의 더 많은 커스터마이징이 가능하다고 말했습니다. 이 설계 방법론은 또한 설계의 99%를 다른 프로세스 노드로 이전할 수 있도록 만들어, 예를 들어 10nm와 같은 경우 인텔의 새로운 아키텍처가 대규모 프로세스 노드 지연으로 인해 지연되는 과거의 몇 가지 문제를 방지하는 중요한 발전입니다. <img src="https://img2.quasarzone.com/editor/2024/06/05/a7d6363fd05392dd3f9a2614f2136904.jpg" alt="퀘이사존"> (image credit: Intel)

 수정된 결과는 이전 세대 메테오 레이크에 사용된 레드우드 코브 아키텍처와 비교하여 고정 클럭 속도에서 IPC 성능이 14% 향상되었습니다. 인텔은 또한 칩의 작동 전력에 따라 메테오 레이크 대비 전체 성능이 10%~18% 향상되었다고 지적합니다. 주목할 만한 점은 이러한 전력/성능 향상은 예상치/추정치에 기반하기 때문에 인텔은 '전력 성능' 차트의 지표에 대해 +/- 10%의 오차 한계를 설정했습니다. Intel Lunar Lake 'Skymont' E-core 마이크로 아키텍쳐
 <img src="https://img2.quasarzone.com/editor/2024/06/05/3b9833208099b2a31186bcf412b0634f.jpg" alt="퀘이사존"> <img src="https://img2.quasarzone.com/editor/2024/06/05/00bf472da6731aefd9c5c49d90ad3d37.jpg" alt="퀘이사존">(image credit: Intel) Lion Cove는 핵심 마이크로아키텍처를 크게 개선했지만 Skymont는 전 세대에 비해 훨씬 더 큰 발전을 보여줍니다. 정수 작업 부하에서 IPC 성능이 38% 향상되고 부동 소수점 작업에서 68% 향상되어 메테오 레이크 LP E-코어 대비 단일 스레드 성능은 최대 2배, 다중 스레드 작업 부하에서 최대 4배 더 뛰어난 피크 성능을 발휘합니다. 또한 인텔은 벡터화된 AVX 및 VNNI 작업 부하에서 처리량을 두 배 늘렸습니다. Skymont는 Alder Lake의 Gracemont, Meteor Lake의 Crestmont에 이어 인텔의 세 번째 x86 하이브리드 프로세서용 E-코어 디자인입니다.(나중에 돌이켜보면 Lakefield의 Tremont 코어는 개념 증명에 더 가까운 것 같습니다.) 메테오 레이크 디자인은 극한의 저전력 작업 부하를 위해 SoC 타일에 두 개의 E-코어를, 컴퓨트 타일에 P-코어와 함께 네 개의 추가 E-코어를 사용했습니다. 루나 레이크에서는 인텔이 확장된 동적 범위를 갖춘 컴퓨트 타일에 싱글 쿼드 코어 클러스터를 사용하여 저전력 E-코어와 고전력 E-코어 역할 모두를 처리합니다. 인텔은 디코드 엔진에 공급하기 위해 96개 명령어 바이트 병렬 페치를 통합하여 분기 예측 엔진을 최적화했습니다. 또한 디코드 클러스터는 크레스트몬트의 6-wide(2x3)에서 스카이몬트의 9-wide(3x3)로 확장되어 새로운 디자인의 모든 코어는 클럭당 9개의 명령어 디코드를 유지할 수 있습니다. 또한 Skymont는 이제 나노코드를 사용하여 병렬 마이크로코드 생성을 지원하여 세 개의 디코드 클러스터가 더 자주 병렬로 실행될 수 있도록 합니다. 마이크로 명령어 용량도 64개 항목에서 96개 항목으로 늘어나 프런트엔드와 백엔드 사이에 더 많은 버퍼링 기능을 추가했습니다. Skymont는 아웃 오브 오더 엔진에서 8-wide 할당을 갖습니다. 이는 크레스트몬트의 6-wide 할당보다 증가된 수치입니다. 또한 Skymont는 크레스트몬트의 8-wide 리타이어보다 두 배 늘어난 16-wide 리타이어로 확장되어 stall 후 가능한 빨리 리소스를 해제하여 전력 및 면적 효율성을 개선합니다. 아웃 오브 오더 윈도우는 이전 세대보다 60% 더 크고, 아키텍처는 더 큰 레지스터 파일, 더 깊은 예약 스테이션, 더 깊은 로드 및 저장 버퍼링을 갖추고 있습니다. 병렬 처리 성능은 8개의 ALU, 3개의 점프 포트, 3개의 로드/사이클 지원을 포함하는 26개의 디스패치 포트를 사용하여 향상되었습니다. 인텔은 2개의 128비트 FP 및 SIMD 벡터 파이프에서 4개의 벡터 파이프로 전환하여 벡터 성능을 2배 향상시키는 것을 목표로 했습니다. 벡터 엔진에 대한 다른 개선 사항은 지연 시간 감소와 부동 소수점 반올림 지원 추가입니다. 또한 인텔은 슬라이드에 나열된 몇 가지 개선 사항을 통해 로드/스토어 엔진을 향상했습니다. 이전 E-코어 클러스터는 공유 2MB L2 캐시를 사용했지만 이제는 L2 대역폭을 두 배 늘린 4MB로 확장되었습니다. L1 대 L1 전송 대역폭도 개선되었습니다. <img src="https://img2.quasarzone.com/editor/2024/06/05/be3ab7ab59266a5bb94b1547f37479df.jpg" alt="퀘이사존"> <img src="https://img2.quasarzone.com/editor/2024/06/05/083f22851d80a1f36d92834e91e832a4.jpg" alt="퀘이사존">(image credit: Intel) 앞서 언급한 정수 및 부동 소수점 단일 스레드 성능 향상 38%와 68%는 인상적이지만, 이는 주목할 만큼 메테오 레이크 SoC의 저전력 E-코어와 비교한 것이지 컴퓨트 다이 상의 표준 쿼드 코어 클러스터와 비교한 것이 아닙니다. 다시 말해서, 인텔은 오차 한계를 +/- 10%로 상당히 크게 설정했습니다. 스카이몬트의 전력 및 단일 스레드 성능 곡선은 크레스트몬트에 비해 엄청나게 향상되었지만, 비교는 다시 한 번 전체 E-코어 대신 저전력 메테오 레이크 E-코어와 이루어지고 있습니다. 크레스트몬트의 최대 성능과 비교하여 스카이몬트는 동일한 성능 수준을 제공하기 위해 전력을 1/3만 소비합니다. 하지만 동일한 전력 수준에서 1.7배 더 뛰어난 성능을 발휘할 수 있는 여력이 있습니다. 전체적으로 Skymont의 최대 단일 스레드 성능은 Crestmont LP E-코어의 두 배입니다. 다중 스레드 전력/성능 지표는 왜곡되어 있습니다. 인텔은 스카이몬트의 쿼드 코어 클러스터를 표준 메테오 레이크 쿼드 코어 클러스터와 비교하는 대신 메테오 레이크의 듀얼 코어 저전력 E-코어 클러스터와 비교하기 때문입니다. 따라서 이러한 영역에서 표준 메테오 레이크 쿼드 코어 클러스터에 비해 절반 정도의 이점을 볼 것으로 예상됩니다. 또한 인텔은 랩터 코브 아키텍처를 사용하는 랩터 레이크의 P-코어와 스카이몬트를 비교하는 자료도 제공했습니다. 인텔은 정수 및 부동 소수점에서 스카이몬트가 2% 앞서 있다고 주장합니다. 인텔의 스카이몬트/랩터 코브 비교를 보여주는 전력 대 성능 슬라이드는 쉽게 오해의 소지가 있습니다. 마지막 두 슬라이드에서 인텔은 저전력 모드에서 다중 스레드 가속에 적합한 전력 범위라고 주장하는 부분을 확대해서 보여줍니다. 이를 통해 마지막 슬라이드에서 인텔은 스카이몬트가 랩터 코브와 동일한 성능을 유지하면서 전력을 0.6배만 사용하거나, 동일한 전력에서 1.2배 더 뛰어난 성능을 발휘한다고 말합니다. 여기서도 마찬가지로 큰 오차 한계가 적용되므로 이러한 추 extrapolated 비교 결과를 신뢰하기보다는 회의적인 시각으로 검토해야 합니다. Lunar Lake Xe2 GPU <img src="https://img2.quasarzone.com/editor/2024/06/05/db8690424436fd046cb3c731e4cf2df5.jpg" alt="퀘이사존">(image credit: Intel) 새로운 Xe2 iGPU는 메테오 레이크의 Arc 그래픽스보다 최대 1.5배 더 뛰어난 그래픽 성능과 최대 67 TOPS의 인공지능 성능을 제공합니다. 또한 인텔은 이전 세대 Xe 아키텍처에서 사용되었던 Xe-LP, Xe-HP, Xe-HPG 접미사 대신 모든 구성에서 Xe2라는 간단한 이름으로 GPU 아키텍처 명칭을 단순화했습니다. 인텔의 Xe2 아키텍처는 루나 레이크 프로세서뿐만 아니라 곧 출시될 배틀메이지 개별 게이밍 GPU에도 사용될 예정입니다. 하지만 아키텍처 자체는 동일할 수 있지만 루나 레이크는 저전력 트랜지스터를 사용하는 반면 배틀메이지는 성능을 극대화하기 위해 더 빠른 트랜지스터를 사용합니다. 즉 루나 레이크의 성능 예측치를 바탕으로 배틀메이지 GPU의 성능을 직접적으로 추측할 수는 없습니다. 게다가 전용 GPU는 전용 VRAM도 갖추고 있을 것입니다. <img src="https://img2.quasarzone.com/editor/2024/06/05/0ef4ec7a4a48d293d2a7efdd3a3dc021.jpg" alt="퀘이사존">(image credit: Intel) Xe2 GPU 아키텍처는 인텔의 2세대 Xe 코어, 더 많은 데이터 유형을 지원하는 더 큰 XMX 엔진, 향상된 벡터 엔진, 더 큰 레이 트레이싱 유닛, 더 깊은 캐시를 갖추고 있습니다. GPU는 2세대 Xe 코어와 렌더 슬라이스, 그리고 지오메트리 처리, 텍스처 샘플링, 래스터라이제이션과 같은 작업을 위한 고정 기능 그래픽 하드웨어로 구성됩니다. 이러한 유닛들은 대용량 캐시 및 메모리 패브릭과 연결되며, 구현 방식에 따라 I/O 구성이 달라집니다. 이 디자인은 본질적으로 모듈 방식이므로 쉽게 더 많은 유닛 또는 더 적은 유닛으로 확장할 수 있습니다.
2세대 Xe 코어는 XVE 벡터 엔진에서 클럭 당 8개의 512비트 곱셈과 XMX 엔진에서 클럭 당 8개의 2048비트 벡터 연산을 수행할 수 있습니다. 또한 인텔은 SIMD 엔진을 8 레인에서 16 레인으로 넓혔는데, 이는 보다 일반적인 배열이며 호환성을 향상시킬 것입니다. 코어는 또한 192KB의 공유 L1 캐시를 갖추고 있습니다.
2세대 벡터 엔진은 AI 연산을 위해 INT2, INT4, INT8, FP16 및 BF16을 지원합니다. 또한 위 앨범에서 최대 TOPS(연산/클럭) 계산 표를 볼 수 있습니다. 이전 메테오 레이크 iGPU는 다이 면적과 전력 요구 사항을 줄이기 위해 설계에서 XMX 엔진을 제거했기 때문에 XeSS를 포함한 AI 작업 부하에서 Xe2를 탑재한 노트북은 상당한 개선을 보게 될 것입니다.
렌더 슬라이스 역시 파이프라인 전반에 걸쳐 정점 분포를 변경하여 3배 향상된 정점 페치 처리량, 정점 재사용을 통한 메쉬 쉐이딩 성능 3배 향상, 새로운 비순序 샘플링 지원, 필터링 없는 샘플링 처리량 2배 증가 등 다양한 개선 사항이 적용되었습니다. 또한 인텔은 새로운 Xe Ray Tracing Unit(RTU)의 재구성된 파이프라인으로 인해 레이 트레이싱 성능이 향상되었다고 언급했습니다. <img src="https://img2.quasarzone.com/editor/2024/06/05/f7002d4861a53f61e2ffb93cd6086545.jpg" alt="퀘이사존">(image credit: Intel) 이러한 구성 요소들은 루나 레이크의 특정 iGPU 하드웨어 구성을 만드는데 사용됩니다. 루나 레이크는 8개의 2세대 Xe 코어, 64개의 벡터 엔진, 2개의 지오메트리 파이프라인, 8개의 레이 트레이싱 유닛, 8MB의 L2 캐시 등을 갖추고 있습니다. 인텔은 루나 레이크 iGPU가 동일한 전력 한계에서 메테오 레이크-U보다 1.5배 더 뛰어난 성능을 제공한다고 말합니다. 메테오 레이크-H로 이동하면 루나는 상한 전력 범위에서 "비슷하게 더 높은" 성능을 제공합니다. 하지만 루나 레이크 GPU는 낮은 전력 트랜지스터를 사용하여 와트당 성능을 위해 설계되었습니다. 디스플레이 엔진은 3개의 디스플레이 파이프, 최대 8K60 HDR, 3개의 4K60 HDR 디스플레이, 최대 1080p360 및 1440p360을 지원합니다. 출력은 HDMI 2.1, DisplayPort 2.1 및 eDP 1.5를 포함합니다. 위 슬라이드에서 그래픽 엔진 파이프라인의 세부 사항을 확인할 수 있습니다. 메모리 측 캐시는 일부 미디어 정보를 저장하여 대역폭을 늘리고 전력을 절약하기 위해 8MB를 제공합니다. 미디어 엔진은 최대 8K60 10비트 HDR 디코드 및 인코드를 지원하며, 모든 미디어 표준과 함께 새로운 H.266/VVC 코덱을 지원하지만 디코드만 가능합니다. 물론 모든 새로운 그래픽 기능은 지난 몇 년 동안 인텔의 GPU 드라이버 팀의 노력에 힘입어 지원됩니다. Arc GPU는 2022년 처음 출시되었으며 초기에는 성장 고통이 많았습니다. 최신 드라이버는 많은 발전을 이루었으며, Xe2는 1세대 Xe 그래픽스에 존재하는 병목 현상과 제한 사항을 제거하기 위한 핵심 아키텍처 개선 덕분에 이전부터 축적된 모든 이점을 누릴 수 있습니다. Lunar Lake NPU 4.0 <img src="https://img2.quasarzone.com/editor/2024/06/05/b78a327169cdc719b07d8ec1bdd867cc.jpg" alt="퀘이사존">(image credit: Intel)
 Intel은 4세대 NPU 유닛의 심층적인 아키텍처 세부 사항을 공유했지만, 불행히도 저는 이 특별 브리핑에 참석할 수 없었습니다. 이 부분을 업데이트하는 데 사용할 수 있는 녹화 영상은 있지만, 현재로서는 슬라이드가 대부분 설명을 해 줄 것입니다. NPU는 인텔의 AI 전략에서 핵심적인 구성 요소이며, 48 TOPS의 성능으로 차세대 PC에 대한 마이크로소프트의 요구 사항을 쉽게 충족합니다. 하지만 NPU는 주로 저전력 작업을 위한 AI 오프로딩을 위해 설계되어 배터리 전력을⼤幅的으로(daegeomjeok-euro: 매우 많이) 절약합니다. GPU는 67 TOPS의 성능으로 더욱 까다로운 작업 부하를 처리하며, CPU는 5 TOPS를 더 기여합니다. 전체적으로 루나 레이크는 총 120 TOPS의 AI 성능을 제공합니다. 핵심 아키텍처 구성 요소는 12개의 개선된 SHAVE DSP, 6개의 뉴럴 컴퓨트 엔진, MAC 어레이 및 DMA 엔진입니다. 이는 이전 세대 메테오 레이크의 NPU 메모리 대역폭의 2배를 공급받으며, NPU는 또한 컴퓨트 타일에 있는 8MB 공유 측 캐시에 액세스할 수도 있습니다. 이를 통해 효율성을 더욱 향상시킵니다. 전체적으로 인텔은 이전 세대 메테오 레이크에 사용된 3.0세대 NPU 대비 최대 성능은 4배, 동일한 전력에서의 성능은 2배 향상되었다고 주장합니다. Lunar Lake Platform Controller Tile and Connectivity <img src="https://img2.quasarzone.com/editor/2024/06/05/c8d82ecc3b3e87eea56d5640d046888e.jpg" alt="퀘이사존"> (image credit: Intel) 플랫폼 컨트롤러 타일은 Wi-Fi, 블루투스, USB 3.0 및 2.0, 썬더볼트, PCIe 4.0 및 5.0 인터페이스를 포함하여 칩의 모든 외부 I/O 기능을 수용합니다. 또한 메모리 컨트롤러도 이곳에 위치합니다. 인텔은 모든 루나 레이크 노트북에 최소 2개의 썬더볼트 4 연결 포트가 있으며, 일부 모델은 최대 3개의 포트를 제공할 것이라고 보장합니다. 인텔은 이 클래스의 노트북 타겟 시장을 고려하여 최신 썬더볼트 5 대신 썬더볼트 4를 사용했습니다. 이 인터페이스는 또한 새로운 썬더볼트 쉐어 기능을 지원합니다. 이 기능은 인터페이스를 통해 PC 간 드래그 앤 드롭 파일 공유 기능과 함께 화면 및 주변기기 공유 기능을 제공할 수 있습니다. 플랫폼은 또한 블루투스 5.4과 플랫폼 컨트롤러 타일에 부분적으로 내장된 Wi-Fi 7을 지원합니다. Wi-Fi 7 기능은 여전히 CNVi 3.0 인터페이스를 통해 외부적으로 연결된 또 다른 CNVi 모듈이 필요합니다. 새로운 BE201 CRF 모듈은 이전 세대 Wi-Fi 모듈보다 28% 더 작습니다. Lunar Lake Thread Director Improvements
 <img src="https://img2.quasarzone.com/editor/2024/06/05/5dbf6899d23f6cf8c81ac47f8d0ec999.jpg" alt="퀘이사존">(image credit: Intel)
 브리핑에 참석하지 못하여 이 부분에 대한 상세 정보가 부족합니다. 하지만 위 슬라이드를 통해 전체적인 개요를 대부분 파악할 수 있습니다. 텍스트 업데이트가 완료되면 추가 정보를 포함하여 이 부분을 보완하도록 하겠습니다 생각들 인텔은 애플의 M3, 퀄컴의 새로운 스냅드래곤 X 엘리트, 그리고 AMD의 라이젠 AI 300 시리즈 프로세서와의 경쟁에서 우위를 점하기 위해 핵심 전략을 재고하는 것이 중요합니다. 인텔은 루나 레이크를 최소한 초기에는 두 개의 모델로 출시할 예정이지만 아직 최종 사양은 공개하지 않았습니다. 인텔은 연말까지 4천만 대의 인공지능 지원 프로세서를 출시할 계획이며, 루나 레이크 웨이퍼는 이미 자사 공장에 투입되었습니다. 이 칩은 2024년 3분기에 출시될 예정입니다. 인텔의 루나 레이크 아키텍처와 모든 관련 코어 IP는 배터리 수명과 성능을 극대화하기 위해 전력을 최우선으로 설계한다는 회사의 설계 목표를 획기적으로 재고한 결과입니다. 개선된 설계 방법론과 CPU 및 GPU 마이크로 아키텍처는 곧 범용 레이크 데스크탑 PC용 애로 레이크 칩과 데이터 센터 제온 6 프로세서와 같은 인텔의 다른 모바일 제품에도 적용될 예정입니다. 현재 메테오 레이크 프로세서는 단일 패키지에 여러 타일을 탑재하는 과정의 첫 번째 단계였으며, 인텔은 루나 레이크를 통해 설계의 모든 측면을 개선하고자 합니다. 모바일 부문에서 경쟁이 치열해짐에 따라 인텔은 혁신적인 프로세서를 출시해야 하며, 이번 심층 아키텍처 분석을 통해 모든 것이 준비되어 있는 것으로 보입니다. 올 가을에는 모든 것이 어떻게 조합되고, 루나 레이크가 다른 옵션들과 어떻게 경쟁하는지 알아볼 수 있을 것입니다.

BBDaddy

행성: 명왕성

포인트: 8,987 exp

작성물 댓글

모든회원 자기소개 펼치기

댓글: 87개

하드웨어 뉴스 - 최신 IT/하드웨어 정보를 만나보세요

공지 뉴스게시판 특별 규정(23.09.07)

퀘이사존

20.9k

11-08

전체 CPU/MB/RAM 그래픽카드 케이스 쿨링솔루션 저장장치 파워 키보드/마우스 음향기기 디스플레이 네트워크 소프트웨어 노트북 업계동향 기타/주변기기

추천	제목
44	인텔 13/14세대 안정성 문제가 해결되지 않으면 15세대 애로우 레이크 판매량이 감소할 것 69 CPU/MB/RAM Wormhole 8.5k 06-27
16	Sharkoon, SHARK Force 3 인체공학적 게임용 마우스 출시 18 키보드/마우스 QM달려 694 06-27
3	KIOXIA는 2027년까지 1000단 3D NAND 출시에 대해 낙관적 3 업계동향 QM달려 448 06-27
8	제조업체들이 HBM 생산에 집중함에 따라 DRAM 메모리 공급이 부족해질 것으로 예상됨 13 CPU/MB/RAM Wormhole 1.4k 06-27
5	SSD 파쇄기는 시간당 수백 개의 SSD와 플래시 드라이브를 파기하고 스마트폰도 먹어치웁니다 3 기타/주변기기 블랙웰 1k 06-27
0	Frore, 방수 에어젯 미니 스포츠 고체 능동 냉각 장치 공개 1 쿨링솔루션 블랙웰 371 06-27
4	인텔의 EMIB 패키징 기술은 이제 업계 표준 설계 및 테스트 툴에서 지원됩니다 3 업계동향 블랙웰 414 06-27
3	인텔, 광 컴퓨팅 인터커넥트 칩렛 출시: CPU 또는 GPU에 4Tbps 광 연결성 추가 1 기타/주변기기 블랙웰 624 06-27
6	Windows 10의 죽음으로 PC 시장 반등 점화 10 업계동향 블랙웰 3.2k 06-27
0	중국 칩 제조업체, 칩렛으로 128코어 서버 CPU 샘플 제공 CPU/MB/RAM 블랙웰 376 06-27
1	마이크론, 2025년 EUV DRAM 양산 목표 3 CPU/MB/RAM 블랙웰 537 06-27
13	MSI, AMD 600시리즈용 AGESA 1.2.0.0 BIOS 출시: Ryzen 9000 및 RTX 40 개선 제공 12 CPU/MB/RAM Wormhole 1.8k 06-27
2	AMD, 런던에서 뉴럴 텍스처 블록 압축 발표 4 그래픽카드 블랙웰 1.5k 06-27
3	10개월 연속 성장: 중국 본토 올해 모니터 4천만대 수출 4 업계동향 QM안나 570 06-27
0	iFlytek, 최초의 Spark 지능형 마킹 머신 출시 기타/주변기기 QM안나 414 06-27
1	Intel Xeon 프로세서, Aible로 GenAI 워크로드 가속화 2 CPU/MB/RAM QM달려 903 06-27
34	KLEVV, 완전히 새로워진 FIT V DDR5 게이밍 메모리 출시 39 CPU/MB/RAM Wormhole 4k 06-27
9	iFi 새로운 무선 DAC 출시: 무손실 CD 품질 오디오의 Bluetooth 스트리밍 기능을 제공합니다 8 음향기기 심심해❤️ 2.6k 06-27
5	삼성 8K 미니LED TV QN900D 상세정보: 4K 240Hz, 8K 60Hz 지원 10 디스플레이 심심해❤️ 1.5k 06-27
14	인텔 루나 레이크 '코어 울트라 200V' CPU 벤치마크가 유출 48 CPU/MB/RAM QM지름 6.3k 06-27
0	미국 PC 시장, 2024년 회복 예상 1 업계동향 QM이라 812 06-27
9	NVIDIA, 72코어 Grace ARM CPU는 96코어 AMD Threadripper 7995WX 칩만큼 빠르다 16 업계동향 QM달려 3.5k 06-27
4	커세어, 맞춤형 UV 인쇄 기능을 갖춘 CORSAIR ONE ORIGIN EDITION 게이밍 PC 발표 4 업계동향 QM제크 1k 06-27
34	딥쿨, 미국 제재로 인해 미국에서 제품을 폐기합니다 43 업계동향 QM제크 6.5k 06-27
1	스페이스X: 스타링크 위성들이 5월의 주요 태양 폭풍을 견딘 방법 3 기타/주변기기 QM건빵 1k 06-27
6	아칸소주, 테무를 고소, 중국 쇼핑 앱이 악성 소프트웨어라고 주장 6 기타/주변기기 QM건빵 1.4k 06-27
4	마이크론, 'HBM3E' 매출 발생 시작…삼성·SK와 경쟁 본격화 3 업계동향 빌보 664 06-27
40	[루머] AMD, 7800X3D를 능가하는 더 높은 120W TDP로 9700X CPU 사양 재조정 가능성 74 CPU/MB/RAM Wormhole 16.2k 06-27
2	분석가들에 따르면 2024년에 평균 노트북 RAM 할당량이 전년 대비 12% 증가한 11.8GB에 달할 것 2 CPU/MB/RAM Wormhole 1.1k 06-27
1	마이크로소프트 공동 창업자 소유의 DEC PDP-10 경매 출품 2 기타/주변기기 Wormhole 716 06-27