SRAM 수율은 프로세서 수율과 동일하지 않다
두 수치는 공정 성숙도의 서로 다른 측면을 설명한다. ‘Device Performance(소자 성능)’를 통해 TSMC는 제조된 트랜지스터가 의도된 전기적 목표값에 얼마나 가깝게 도달했는지를 평가한다. 반면 SRAM 수율은 일반적인 메모리 테스트 구조가 정의된 기능 및 품질 기준을 얼마나 충족하는지 보여준다. SRAM 셀은 칩 내부에 수백만 개가 거의 동일한 형태로 배치되기 때문에 결함 밀도와 공정 균일성을 평가하는 데 적합하다. 그러나 높은 SRAM 수율을 대형 상용 프로세서에 그대로 적용할 수는 없다. CPU, GPU, AI 가속기는 훨씬 더 넓은 영역에 걸쳐 다양한 로직 블록, 캐시 구조, 인터커넥트, 아날로그 부품을 결합한다. 칩 면적이 증가할수록 하나의 결함이 전체 다이에 영향을 줄 가능성도 높아진다. 따라서 “A14 공정에서 90% 수율 달성”이라는 표현은 지나치게 일반화된 것이다. 현재 확인된 것은 256Mbit SRAM 테스트 구조의 수율과 트랜지스터 성능 달성률이 90%에 근접했다는 것이며, 완성된 프로세서의 수율을 의미하는 것은 아니다.
A14는 TSMC의 2세대 GAA(Gate-All-Around) 나노시트 트랜지스터를 사용한다. 파운드리는 N2와 비교해 동일한 소비전력에서 10~15% 더 높은 속도를 제공한다고 밝혔다. 또는 동일한 클럭 속도와 동일한 복잡도의 설계에서는 25~30%의 소비전력 감소가 가능할 것으로 예상된다.
칩 집적도는 약 20% 향상될 것으로 예상된다. 이러한 수치는 서로 다른 최적화 지점을 나타내며, 모두 합산할 수 있는 것은 아니다. 따라서 특정 고객 설계가 동시에 15% 더 높은 성능, 30% 낮은 소비전력, 20% 높은 집적도를 모두 얻는 것은 아니다. 개선 효과가 어떻게 배분되는지는 셀 라이브러리, 전압, 클럭 속도, 칩 면적 예산 등 여러 요소에 따라 달라진다.
TSMC는 A14 공정을 스마트폰과 일반 클라이언트 프로세서뿐 아니라 HPC 및 AI 애플리케이션에도 적용할 계획이다. CEO C.C. 웨이에 따르면 고객사들은 이미 관련 설계를 진행하고 있다. 테이프아웃(Tape-out) 작업도 당초 예상했던 일정에 비해 앞서 진행되고 있는 것으로 알려졌다. 다만 TSMC는 구체적인 고객사나 제품명은 공개하지 않았다.
긍정적인 테스트 결과에도 불구하고 TSMC는 기존 일정을 유지하고 있다. 2027년 위험 생산(Risk Production)을 시작하고, 2028년 양산(Volume Production)을 계획하고 있다. 양산 일정을 앞당기는 계획은 발표되지 않았다.
TSMC는 A13과 A12라는 두 가지 추가 공정 개발도 이미 계획하고 있다. A13은 A14 대비 6% 이상의 칩 면적 절감을 목표로 하는 광학 축소(optical shrink) 공정이며, A14의 설계 규칙을 그대로 적용한다. A12는 TSMC의 후면 전력 공급 기술인 Super Power Rail을 플랫폼에 추가한다. 두 공정 모두 2029년 양산을 목표로 한다.
결론 새로운 수치는 단순히 “90% 수율”이라는 제목만으로 전달되는 인상보다는 덜 극적이며, 바로 그렇기 때문에 기술적으로 흥미로운 내용이다. TSMC는 2세대 나노시트 공정이 완전히 새로운 트랜지스터 설계보다 훨씬 더 안정적인 방식으로 성숙하고 있음을 보여주고 있다.
하지만 여전히 중요한 것은 일반적인 SRAM 테스트 구조의 수율이 아니라, 대형 고객 설계를 경제적으로 생산하는 것이다. 이를 달성하기까지는 2028년까지 아직 충분한 시간이 남아 있다.
반도체 개발 과정에서 이 시간은 잘 알려져 있듯이 안심할 만큼 충분한 시간이면서도, 동시에 걱정스러울 만큼 부족한 시간이다. |