SanDisk는 NAND를 수직으로 쌓는 차세대 아키텍처인 고대역폭 플래시(HBF)의 개발에 속도를 내는 한편, 구조적인 용량 한계를 해결하기 위한 또 다른 메모리 개념도 함께 진전시키고 있다.
SanDisk가 앞서 출원해 공개한 미국 특허(US 12,430,274 B2)에 따르면, 제안된 설계는 멀티코어 프로세서를 CBA(CMOS Bonded to Array) 메모리 타일 위에 직접 결합한다. CBA 타일은 대용량 NAND 플래시 어레이와 CMOS 로직 레이어를 하나로 합친 구조다.
SanDisk의 설명에 따르면, 이렇게 결합된 스택은 인터포저 위에 실장되고, 그 주변 한쪽 또는 여러 면에 HBM 반도체 다이 스택이 부착된다.
설계 배경 Wccftech가 짚은 SanDisk의 설계 의도는, 한편으로는 HBM 고유의 한계, 특히 상대적으로 제한된 용량에서 비롯된다. 또한 지연 시간(레이턴시), 전력 효율, 시스템 차원의 통합 복잡성 등 HBF가 아직 완전히 해결하지 못한 과제들도 배경으로 작용한다.
Wccftech에 따르면, SanDisk는 HBM의 용량 한계를 넘기 위해 앞서 HBF 아키텍처를 선보인 바 있다. HBF는 HBM과 비슷한 개념을 채택해 여러 층의 NAND 플래시를 수직으로 쌓고, 이를 실리콘 관통 전극(TSV)으로 연결해 하나의 통합 메모리 스택을 구성한다.
현재 HBM 솔루션이 스택당 보통 32~64GB를 제공하는 데 비해, HBF는 훨씬 높은 용량으로 확장하도록 설계됐으며 최대 4TB에 이르는 것으로 전해진다. SanDisk는 HBF가 HBM의 대역폭에 근접하면서도, 비슷한 비용으로 HBM의 8~16배에 달하는 용량을 제공할 수 있다고 밝혔다.
다만 NAND가 더 낮은 비용으로 더 큰 용량을 제공하긴 하지만, 연산 다이로부터 더 멀리 떨어져 있어 DRAM 기반 아키텍처보다 데이터 접근 속도가 느리다는 점도 Wccftech는 지적한다. 이에 대응해, 보고서가 강조한 SanDisk의 최신 특허는 CBA 구조로 만든 NAND 플래시 타일을 AI 가속기나 GPU 같은 연산 타일 아래에 배치하는 3D 적층 설계를 제안한다.
Wccftech에 따르면, 이 구성에서도 HBM DRAM은 여전히 같은 인터포저에 통합되지만, 전체 메모리-연산 위계 안에서 별도의 역할을 맡는다. 보고서가 강조하듯, 이 아키텍처에서 HBM은 즉각적인 고속 메모리 작업을 처리하고, 메모리 타일 내부의 NAND 플래시 층은 읽기·쓰기가 많은 워크로드와 대규모 데이터 저장을 담당한다.
※ 퀘이사존 공식 기사가 아닌 해외 뉴스/기사를 번역한 것으로, 퀘이사존 견해와 주관은 포함되어 있지 않습니다. |